Écosystème de cartes FMC : étendre les IO analogiques et haute vitesse avec VITA 57
Les cartes de développement FPGA n’ont jamais assez d’IO : vous avez besoin d’un ADC haute vitesse, d’un module optique, ou de capteurs LVDS — et vous ne voulez pas redessiner le PCB à chaque fois. FMC (FPGA Mezzanine Card, standard VITA 57) résout cela : une carte porteuse + une bibliothèque de cartes mezzanine standard, on swap la carte pour changer l’interface. Cet article déroule LPC vs HPC, budget de broches et configurations mezzanine courantes.
1. Qu’est-ce que FMC : une interface standard entre carte porteuse et mezzanine
FMC a été publié par le consortium VITA en 2008 (VITA 57). L’idée centrale :
- Carte porteuse : ressources cœur FPGA + DDR + PCIe, fixes sur le long terme
- Mezzanine : modules ADC/DAC, fibre, HDMI, IO LVDS, swapés selon les besoins
- Connecteur : connecteur haute vitesse carte-à-carte portant signaux, horloges et alimentation
Une carte porteuse avec différentes mezzanines devient une carte d’acquisition de données, une plateforme SDR ou une carte de traitement vidéo — pas de redesign PCB, pas de revalidation.
2. LPC vs HPC : choisir le budget de broches
FMC existe en deux tailles, différant en transceivers et nombre total d’IO :
| Poste | FMC LPC (Low Pin Count) | FMC HPC (High Pin Count) |
|---|---|---|
| Transceivers haute vitesse (GTP/GTX/GTH) | 2 paires | 10 paires (8~10 utilisables) |
| Broches IO simples | ≤ 34 paires | ≤ 80 paires |
| Broches IO différentielles | ≤ 17 paires | ≤ 40 paires |
| IO total | ≈ 68 | ≈ 160 |
| Paires d’horloge | 1 paire | 2 paires |
| Cas d’usage | ADC basse vitesse, capteurs LVDS, expansion basique | ADC/DAC haute vitesse, fibre, IO haute vitesse multi-canal |
Règle : compter les transceivers d’abord
Si votre mezzanine a besoin de plus de 2 paires de transceivers (par ex. ADC 4 canaux 1 Gsps, module fibre QSFP), partez sur HPC. LPC n’a que 2 transceivers — une mezzanine haute vitesse ne tournera pas à spécification.
Cartes porteuses Duyuan :
- DUF7690T : double FMC HPC (2×10 paires de transceivers) — mezzanines haute vitesse multi-canal
- DUK7325T : FMC HPC simple — choix économique
- PBC7K325G : FMC LPC simple — expansion entrée de gamme
3. Comment les broches FMC sont organisées
Les broches du connecteur FMC sont définies par le standard VITA 57 :
| Type de broche | Nombre (HPC) | Usage |
|---|---|---|
| Paires de transceivers GTX/GTH | 10 paires | Série haute vitesse : ADC JESD204B, fibre, uplink PCIe |
| Paires d’horloge différentielles (CLK0/CLK1) | 2 paires | Horloge d’échantillonnage de la mezzanine vers FPGA |
| IO simples (groupe LA) | ≤ 80 | Contrôle, trigger, LVDS basse vitesse |
| Signaux système | Fixes | PRSNT, SPI, I2C, UART, enable d’alim |
| Broches d’alimentation | Fixes | +12V, +3,3V, +VADJ (tension IO ajustable) |
Pourquoi +VADJ est important
+VADJ alimente les IO de la mezzanine — carte porteuse et mezzanine doivent matcher :
- LVDS typiquement 2,5V / 1,8V
- LVCMOS 3,3V / 1,8V / 1,5V
- Certaines mezzanines ADC haute vitesse nécessitent 1,8V ou 1,5V
Le +VADJ de la carte porteuse est programmable via des IC d’alimentation. Vérifiez toujours la fiche technique de la mezzanine avant de mettre sous tension — une mauvaise tension endommage les IO.
4. Configurations mezzanine FMC courantes
1. Mezzanine ADC haute vitesse (JESD204B)
Typique : ADC 4 canaux 14 bits 250 MS/s sur JESD204B.
- Paires de transceivers nécessaires : 4~8 (1~2 par canal) → HPC requis
- Horloge : la mezzanine fournit l’horloge d’échantillonnage via CLK0 vers le FPGA
- À associer à DUF7690T : double HPC permet deux mezzanines ADC pour acquisition 8 canaux
2. Mezzanine fibre (SFP+/QSFP)
Typique : 4× transceivers optiques SFP+ 10G.
- Paires de transceivers nécessaires : 4 paires → HPC minimum
- Horloge : la carte porteuse fournit l’horloge récupérée, ou entrée d’horloge externe mezzanine
- À associer à XCKU15P : HPC + transceivers UltraScale+, tourne 10G/25G sans souci
3. Mezzanine IO vidéo (HDMI/SDI)
Typique : 4× entrée HDMI + 2× sortie HDMI.
- Paires de transceivers nécessaires : 0~2 (la vidéo tourne en parallèle/LVDS, pas GTX)
- IO simples : ~40~60 → HPC ou LPC fonctionnent tous les deux
- À associer à DUK7410T : LPC est suffisant, économise le coût
5. Trois pièges FMC
Piège 1 : LPC ne peut pas faire tourner une mezzanine haute vitesse à pleine vitesse
LPC n’a que 2 paires GTX. Une mezzanine ADC JESD204B 4 canaux sur LPC n’utilise que la moitié de ses canaux. Comptez les paires de transceivers avant d’acheter.
Piège 2 : mismatch de tension +VADJ
La mezzanine nécessite 1,8V, la carte porteuse est par défaut à 2,5V — les IO sont endommagées à la mise sous tension. Vérifiez toujours l’exigence +VADJ de la mezzanine.
Piège 3 : Mauvais routage d’horloge
Les mezzanines JESD204B nécessitent une Device Clock dédiée et une horloge récupérée. Les broches CLK0/CLK1 doivent router vers les entrées d’horloge globale MRCC/SRCC du FPGA. Une mauvaise planification de broches au moment du design = irrattrapable plus tard.
La valeur de FMC n’est pas « un port de plus » — c’est « une carte porteuse réutilisée pour chaque scénario ». Ayez le bon LPC vs HPC, le bon +VADJ, les bons transceivers, et l’écosystème FMC tient réellement ses promesses.
— Équipe Ingénierie Duyuan
