Modules SoM FPGA

La plateforme de développement très haut de gamme version calcul VU9C (XCVU9P) repose sur le FPGA industriel AMD Xilinx Virtex UltraScale+ XCVU9P-2FLGB2104I, fonctionnant de manière stable de -40°C à 85°C. Elle adopte une architecture séparée SoM + carte porteuse (SoM 106×106mm / carte 210×255mm), avec d'importantes ressources logicielles, de nombreuses unités DSP, une grande capacité de stockage sur puce et de multiples interfaces optiques/PCIe haute vitesse — conçue pour les applications à fort calcul et haute bande passante telles que les réseaux haute vitesse, le prototypage ASIC, le calcul haute performance et le traitement de signaux en temps réel.
Interface, refroidissement, structure et approvisionnement en lots peuvent être personnalisés par projet · nous répondons sous un jour ouvré après envoi.
La plateforme de développement très haut de gamme version calcul VU9C (XCVU9P) repose sur le FPGA industriel AMD Xilinx Virtex UltraScale+ XCVU9P-2FLGB2104I, fonctionnant de manière stable de -40°C à 85°C. Elle adopte une architecture séparée SoM + carte porteuse (SoM 106×106mm / carte 210×255mm), avec d’importantes ressources logicielles, de nombreuses unités DSP, une grande capacité de stockage sur puce et de multiples interfaces optiques/PCIe haute vitesse — conçue pour les applications à fort calcul et haute bande passante telles que les réseaux haute vitesse, le prototypage ASIC, le calcul haute performance et le traitement de signaux en temps réel.
| Paramètre | Spécification |
|---|---|
| Modèle carte | VU9C |
| Modèle circuit FPGA | XCVU9P-2FLGB2104I |
| Classe du circuit | Industriel ; plage de température -40°C ~ 85°C |
| Logic cells | 2,586K |
| LUT | 1,182K |
| Bascules | 2,364K |
| DSP | 6,840 |
| Block RAM | 75,9Mb |
| UltraRAM | 270Mb |
| Flash QSPI | 2Gbit (256MB) |
| Mémoire embarquée | 32GB DDR4 ECC, débit 2666M, largeur 4×72bit (avec ECC) |
| PCIe Gen3 | 1 × doigts d’or PCIe x16 |
| FMC+ | 34 paires E/S LA, 24 paires E/S HA, 16 paires transceivers GTY |
| FMC HPC | 34 paires E/S LA, 24 paires E/S HA, 8 paires transceivers GTY |
| QSFP-DD | 2 × 200G |
| QSFP28 | 4 × 100G |
| M.2 NVMe | 1 × M-Key, PCIe Gen3 ×4 |
| SMA | 4 paires GTY + 1 paire d’horloge différentielle + 1 paire de déclenchement |
| Distribution d’horloge | Arbre d’horloge Si5341 + TCXO ; référence externe 10MHz / 1PPS supportée |
| Alimentation | 12V / 20A ; télémétrie d’alimentation PMBus |
| Gigabit Ethernet | 1 × (management/debug) |
| Connecteurs board-to-board | 8 × 240Pin Samtec |
| Dimensions | SoM 106×106mm ; carte 210×255mm |
Le déploiement de modèles d’IA exige une combinaison équilibrée de puissance de calcul, de bande passante et d’efficacité énergétique. Grâce au parallélisme matériel, aux chemins de données reconfigurables et aux riches interfaces haute vitesse, FPGA et MPSoC offrent un calcul hétérogène à faible latence et à haute efficacité énergétique pour l’inférence CNN/YOLO, l’accélération Vitis-AI et les terminaux d’intelligence en périphérie, permettant un portage rapide des algorithmes et un déploiement des produits.
Les stations de base 5G/6G et les équipements réseau haute vitesse imposent des exigences strictes en matière de traitement de protocoles, de transfert de données et de latence déterministe. Grâce aux émetteurs-récepteurs haute vitesse, aux piles de protocoles reconfigurables et aux pipelines parallèles, la FPGA alimente la communication optique 100G, le traitement de protocoles et l’accélération de la sécurité réseau, fournissant une plateforme matérielle à haut débit et à faible latence, de la R&D à la production en série.
Le radar à réseau phasé et le radar d’imagerie imposent des exigences strictes aux plateformes de traitement du signal : acquisition parallèle multicanal, flux de données à haut débit et latence faible déterministe. Avec son architecture parallèle reconfigurable, la FPGA sert de noyau au traitement du signal radar, offrant un calcul parallèle multicanal, à haut débit et à latence faible déterministe dans la formation de faisceaux, la compression d’impulsions et la détection de cibles, tout en prenant en charge la reconfiguration des algorithmes et l’évolution de la plateforme.
Des laboratoires universitaires à la pré-recherche en entreprise, vérifier rapidement les algorithmes et les architectures matérielles est la première étape critique du succès d’un projet. Les cartes de développement FPGA et les SoM Duyuan fournissent de riches interfaces haute vitesse, des designs de référence complets et un support technique de bout en bout pour la vérification de prototypes ASIC, l’acquisition de données à haute vitesse, le développement d’instruments et la recherche académique, aidant les équipes à transformer rapidement des idées en systèmes matériels fonctionnels.
Nous répondons sous un jour ouvré après envoi, avec conseil en sélection, personnalisation des paramètres et approvisionnement en lots.
Contact · +86 18621324348