FPGA chinois

La DUPG3T500 repose sur le FPGA chinois Pango Titan3 série PG3T500-6IFFBG676, intégrant 242 176 logic cells LUT6, 529 760 logic cells équivalents, ~12 288 ressources DSP, un bloc dur PCIe Gen4 x8 sur puce et 16 transceivers MGT haute vitesse. Elle suit une architecture SoM + carte porteuse et apporte cinq améliorations clés par rapport aux plateformes génériques : les 2 cages SFP+ embarquées établissent directement des liens haute vitesse — aucune carte FMC+ requise pour la fibre 1G/10G ; le double Ethernet (GbE + 2,5G) utilise les deux EMAC sur puce, un pour le management/montée et l'autre pour l'acquisition de données ou la synchronisation horaire ; la DDR4 passe de 2GB à 4GB avec ECC, ciblant le traitement vidéo/image, la mise en mémoire tampon de données radar et les scénarios industriels continus ; l'eMMC 16GB remplace la carte Micro SD amovible comme périphérique de démarrage, offrant résistance aux chocs et à la poussière pour le déploiement industriel ; et l'oscillateur fixe 200MHz est remplacé par une horloge programmable (classe Si5341, compatible national) supportant les sorties 100/156,25/200MHz et l'horloge récupérée SFP, couvrant JESD204, la synchronisation multi-cartes et le test d'œil PRBS. L'augmentation BOM pour ces cinq améliorations représente environ 30–50 $ par unité ; le prix de référence de 923 $ est significativement inférieur au coût d'atterrissage typique d'environ 1 200 $+ d'une carte générique plus une carte SFP FMC+. Le SoM peut être livré seul pour la migration prototype-produit du client.
Interface, refroidissement, structure et approvisionnement en lots peuvent être personnalisés par projet · nous répondons sous un jour ouvré après envoi.
La DUPG3T500 repose sur le FPGA chinois Pango Titan3 série PG3T500-6IFFBG676, intégrant 242 176 logic cells LUT6, 529 760 logic cells équivalents, ~12 288 ressources DSP, un bloc dur PCIe Gen4 x8 sur puce et 16 transceivers MGT haute vitesse. Elle suit une architecture SoM + carte porteuse et apporte cinq améliorations clés par rapport aux plateformes génériques : les 2 cages SFP+ embarquées établissent directement des liens haute vitesse — aucune carte FMC+ requise pour la fibre 1G/10G ; le double Ethernet (GbE + 2,5G) utilise les deux EMAC sur puce, un pour le management/montée et l’autre pour l’acquisition de données ou la synchronisation horaire ; la DDR4 passe de 2GB à 4GB avec ECC, ciblant le traitement vidéo/image, la mise en mémoire tampon de données radar et les scénarios industriels continus ; l’eMMC 16GB remplace la carte Micro SD amovible comme périphérique de démarrage, offrant résistance aux chocs et à la poussière pour le déploiement industriel ; et l’oscillateur fixe 200MHz est remplacé par une horloge programmable (classe Si5341, compatible national) supportant les sorties 100/156,25/200MHz et l’horloge récupérée SFP, couvrant JESD204, la synchronisation multi-cartes et le test d’œil PRBS. L’augmentation BOM pour ces cinq améliorations représente environ 30–50 $ par unité ; le prix de référence de 923 $ est significativement inférieur au coût d’atterrissage typique d’environ 1 200 $+ d’une carte générique plus une carte SFP FMC+. Le SoM peut être livré seul pour la migration prototype-produit du client.
| Paramètre | Spécification |
|---|---|
| Modèle carte | DUPG3T500 V1.0 |
| Circuit FPGA | Pango Titan3 PG3T500-6IFFBG676 |
| Classe du circuit | Industriel ; plage de température -40°C ~ 85°C |
| Logic cells LUT6 | 242,176 |
| Logic cells équivalents (LC) | 529,760 |
| Bascules | 484,352 |
| RAM distribuée | 6,3 Mb |
| Block RAM sur puce | DRM 616×36Kb + HRM 68×288Kb + APM 1804 |
| Ressources d’horloge | GPLL ×4 / PPLL ×8 / FPLL ×7 |
| Transceivers haute vitesse (MGT) | 16 canaux |
| PCI Express | Bloc dur sur puce PCIe Gen4 x8 (version doigts d’or réservée) |
| Ethernet MAC | 2× EMAC |
| E/S utilisateur | HPIO 98 / HDIO 54 |
| Mémoire embarquée | 4GB DDR4 + ECC : 2× dies données 2GB (64-bit) + parité ECC |
| Stockage de démarrage | eMMC 16GB embarqué (slot Micro SD conservé pour expansion) |
| Stockage configuration | 2× Flash QSPI 32MB (configuration FPGA + données utilisateur) |
| Source d’horloge | Horloge programmable (classe Si5341, compatible national ; multi-sorties 100/156,25/200MHz) |
| Interface fibre | 2× cages SFP+ embarquées (MGT direct, modules optiques 1/10G) |
| Ethernet | Double : 1× GbE RGMII + 1× PHY 2,5G RGMII |
| Expansion FMC+ | 1× FMC+ : 34 paires différentielles LA + 2 paires d’horloge + MGT restants |
| Interface debug | USB-vers-UART · JTAG 10 broches · en-tête expansion 40 broches 2,54mm |
| Interaction utilisateur | 7× LED + 4× boutons poussoirs + 1× reset |
| Alimentation | Entrée +12V ; arbre d’alimentation multi-voies embarqué (0,85V/1,2V/1,8V/3,3V) |
| PCB | SoM 80×60mm · carte 190×106mm · 2× connecteurs board-to-board 240 broches |
| Refroidissement | Actif : dissipateur aluminium + ventilateur (standard) ; dissipateur passif optionnel |
Les stations de base 5G/6G et les équipements réseau haute vitesse imposent des exigences strictes en matière de traitement de protocoles, de transfert de données et de latence déterministe. Grâce aux émetteurs-récepteurs haute vitesse, aux piles de protocoles reconfigurables et aux pipelines parallèles, la FPGA alimente la communication optique 100G, le traitement de protocoles et l’accélération de la sécurité réseau, fournissant une plateforme matérielle à haut débit et à faible latence, de la R&D à la production en série.
Les sites industriels imposent des exigences strictes aux équipements de contrôle : large plage de température, immunité aux interférences et latence déterministe. La FPGA gère le contrôle en temps réel, l’analyse de protocoles et l’acquisition d’E/S à haute vitesse avec une logique parallèle reconfigurable, fournissant une base matérielle hautement fiable pour l’extension des PLC, le contrôle de mouvement et les bus de communication industriels. Les cartes de qualité industrielle Duyuan prennent en charge une large plage de température de -40~85 °C et une fourniture stable à long terme, aidant les dispositifs à passer de la vérification de prototypes à la production en série.
La vidéo 4K/8K, la vision industrielle et les caméras industrielles imposent des exigences strictes en matière de latence de bout en bout et de couverture d’interfaces. Avec des chemins vidéo directs dans le matériel et des pipelines parallèles, la FPGA offre un traitement déterministe au niveau microseconde en codage/décodage vidéo, prétraitement d’image, interfaces multiprotocoles et transport à faible latence, prenant en charge une personnalisation approfondie des services vidéo et des algorithmes de vision.
Nous répondons sous un jour ouvré après envoi, avec conseil en sélection, personnalisation des paramètres et approvisionnement en lots.
Contact · +86 18621324348