Le cœur de la radio logicielle (SDR) : numériser le signal RF le plus tôt possible, et laisser le traitement du signal au FPGA. Une chaîne typique de frontend SDR large bande est : antenne → LNA → mélangeur → ADC → FPGA (DDC + FFT + démodulation). Le long de cette chaîne, la bande passante des transceivers FPGA, le buffer DDR et la puissance DSP déterminent la bande passante instantanée que vous pouvez atteindre.
Les cartes de dev FPGA n'ont jamais assez d'IO : vous avez besoin d'un ADC haute vitesse, d'un module optique, ou de capteurs LVDS — et vous ne voulez pas redessiner le PCB à chaque fois. FMC (FPGA Mezzanine Card, standard VITA 57) résout cela : une carte porteuse + une bibliothèque de cartes mezzanine standard, on swap la carte pour changer l'interface. Cet article déroule LPC vs HPC, budget de broches et configurations mezzanine courantes.
Oscilloscopes, digitizers, radars à réseau phasé, radios logicielles et surveillance des vibrations haute vitesse — le cœur de tous ces systèmes est « échantillonnage ADC haute vitesse → empaquetage de données → transfert vers l'hôte pour traitement ». Pourquoi cette étape doit-elle utiliser un FPGA plutôt qu'un MCU, un DSP ou un CPU échantillonnant directement ? Pourquoi le connecteur FMC HPC et l'interface PCIe x8 sont-ils devenus la combinaison dorée pour les cartes d'acquisition haute vitesse ? Cet article part d'un projet réel d'acquisition 250 MSPS.
